PDA

Xem bản đầy đủ : định nghĩa cấu trúc khung



hantrongtai1
29-07-2015, 01:35 AM
ĐỊNH NGHĨA CẤU TRÚC KHUNG
C.1. Cấu trúc khung
Chuỗi bit sẽ được cấu trúc thành một khung dài 256 bit, được đánh số từ 1 đến 256.
Tốc độ lặp lại khung danh định là 8000 Hz. Vị trí của các bit từ 1 đến 8 của khung
như được trình bày trong Bảng C.1.
Bảng C.1 - Phân bổ của các bit từ 1 đến 8
Số thứ tự của bit Khung có chứa tín hiệu
đồng bộ khung
Khung không chứa tín
hiệu đồng bộ khung
1 CRC-4 (xem mục C.2) CRC-4 (xem mục C.2)
2 0 1
3 0 A (xem chú thích 1)
4 1 Sa4 (xem chú thích 2)
5 1 Sa5 (xem chú thích 2)
6 0 Sa6 (xem chú thích 2)
7 1 Sa7 (xem chú thích 2)
8 1 Sa8 (xem chú thích 2)
CHÚ THÍCH 1: bit A: RAI
CHÚ THÍCH 2: các bit từ Sa4 đến Sa8 được dành cho nhà khai thác kênh thuê riêng sử dụng. Giá trị của
chúng tại cổng lối ra của một kênh thuê riêng không được quy định.
C.2. CRC-4
Vị trí của các bit CRC-4 được quy định trong Bảng C.2 cho một đa khung CRC-4
hoàn chỉnh. Mỗi đa khung CRC-4, được tạo thành từ 16 khung đánh số từ 0 đến 15,
được chia thành 2 đa khung con 8 khung, đánh số là SMF I và SMF II, biểu diễn vị trí
tương ứng của chúng trong cấu trúc đa khung CRC-4. SMF là một khối (kích thước
2048 bit) cho CRC-4.
Trong các khung có chứa tín hiệu đồng bộ khung, bit 1 sẽ được dùng để truyền đi
các bit CRC-4. Các bit này sẽ là 4 bit được đánh số C1 C2 C3 và C4 trong mỗi đa
khung con. Trong các khung không chứa tín hiệu đồng bộ khung, bit 1 sẽ được dùng
để truyền đi 6 bit tín hiệu đồng bộ đa khung CRC-4 và 2 bit chỉ thị lỗi CRC-4 (các bit
E). Tín hiệu đồng bộ đa khung CRC-4 sẽ có dạng 001011.
QCVN 21:2010/BTTTT
31
Bảng C.2 - Phân bổ của các bit CRC-4 của một đa khung
SMF Khung bit 1
SMF I 0
1
2
3
4
5
6
7
C1
0
C2
0
C3
1
C4
Một đa khung 0
SMF II 8
9
10
11
12
13
14
15
C1
1
C2
1
C3
E
C4
E
C.2.1. Tạo CRC-4
Một từ CRC-4 nhất định, đặt trong SMF thứ N là số dư sau khi nhân đa thức biểu
diễn SMF thứ (N-1) với x4
và sau đó chia cho đa thức x4
+x+1 (modulo 2). Khi biểu
diễn nội dung của khối kiểm tra theo đa thức, bit đầu tiên trong khối (tức là bit 1 của
khung 0 hoặc bit 1 của khung 8) sẽ là bit quan trọng nhất. Tương tự, C1 sẽ là bit
quan trọng nhất của số dư và C4 là bit kém quan trọng nhất của số dư.
Quá trình mã hoá CRC-4 được mô tả dưới đây:
a) các bit CRC-4 trong SMF được thay thế bằng giá trị nhị phân 0;
b) SMF sau đó được xử lý theo tiến trình nhân/chia mô tả ở trên;
c) kết quả số dư của tiến trình nhân/chia trên được lưu trữ, sẵn sàng đưa vào các vị
trí CRC-4 tương ứng của SMF tiếp theo.
CHÚ THÍCH: các CRC-4 bit vừa được tạo ra sẽ không gây ảnh hưởng đến kết quả của tiến trình nhân/chia trong
SMF tiếp theo vì theo mục a) ở trên thì các vị trí của bit CRC-4 trong một SMF được khởi tạo về 0 trong tiến trình
nhân/chia.
C.2.2. Giám sát CRC-4
Quá trình giám sát CRC-4 để phát hiện các SMF lỗi được mô tả như sau:
a) SMF vừa nhận sẽ được xử lý theo tiến trình nhân/chia quy định tại mục C.2.1, sau
khi đã lấy ra các CRC-4 bit và thay thế bằng các giá trị 0.
b) Kết quả số dư từ tiến trình nhân/chia sẽ được lưu trữ và sau đó so sánh từng bit
với các bit CRC-4 nhận được của SMF tiếp theo.
c) Nếu giá trị số dư sau khi tính toán không tương ứng với các CRC-4 bit nhận được
trong SMF kế tiếp thì SMF đó là SMF lỗi.